FPGAマガジン No.7 サポートWiki

FPGAマガジン No.7で紹介したJPEG DecoderのサポートWikiです。 FPGAマガジンで紹介しきれなかった部分を補完することを主目的としています。 実際にZYBOで動作させるまでの手順は複雑化していますので、問題が発生した場合は[[contact|お問い合わせ先]]まで、ご連絡ください。

  • 本プロジェクトはVivado 2014.3で実行できます。
  • Linux上で動作確認を行っております。

ZYBO用 Vivadoプロジェクト

下記のようにgithubからIPCOREとプロジェクトファイルをダウンロードします。

ZYBO用 Vivadoプロジェクトは中身が存在しませんが、IPコアのリポジトリの設定を行っています。 従って、IPCOREと同じディレクトリでダウンロードしてください。

% git clone git://github.com/aquaxis/IPCORE.git
% git clone git://github.com/aquaxis/FPGAMAG.git

論理合成(ZYBO用 Bitファイルの作成)

FPGAMAG/No7/ZYBOの下でVivado 2014.3を起動してください。

下記のようにディレクトリを移動してから、ZYBOのWebページからZYBO_def.zipをダウンロードして、Zipファイルを解凍後、"ZYBO_zynq_dev.xml"をFPGAMAG/No8/ZYBO/の下に置いてください。

% cd FPGAMAG/No7/ZYBO
% unzip ZYBO_def.zip
% vivado

Vivado起動後、次の手順でプロジェクトを合成します。

  • 記号付きリスト"Open Project"でZYBO.xprを選択して開いてください。
  • 開いたあと、"Tools" -> "Run Tcl Script"でZYBO.tclを実行します。
  • TCLが正常に実行されるとFPGAマガジン No.7で紹介しているプロジェクトが生成されます。
  • "Project Manager"で"ZYBO"を右クリックして、"Create HDL Wrapper..."を選択し、RTLのトップ階層を作成します。
  • "Program and Debug"の"Generate Bitstream"をクリックして、論理合成、配置配線、Bitファイルの生成を行います。

FSBLの作成

論理合成が完了したvivado上から次の手順でSDKを起動し、FSBLを作成します。

  • "File"->"Export"->"Export Hardware"でH/Wデザインをエクスポートする。
  • "File"->"Launch SDK"でSDKを起動する。
  • "File"->"New Application"で"Project Name"を"FSBL"で"Template"を"Zynq FSBL"でプロジェクト作成する。

プロジェクトが作成されると、自動的にFSBLがコンパイルされます。

ZYBO用 BOOT.BIN

ZYBO用 BOOT.BINの生成方法を解説します。

BOOT.BINはSD_IMAGEディレクトリで作成します。 SD_IMAGEディレクトリには下記のファイルを収めています。

bootimage.bif mkbootbin.sh u-boot.bin

FSBL.elf、Zybo_wrapper.bitをSD_IMAGEディレクトリにコピーできたら、mkbootbin.shを実行するとBOOT.BINが生成されます。

% ./mkbootbin.sh

SDカードへの書き込み

MicroSDカードの第一パーティションをFAT32でフォーマットし、BOOT.BINをコピーします。 パーティションサイズは100MB程度で構いません。

ZYBOでデバッグ

ZYBOにMicroSDカードを挿れて起動します。